Вычислительная техника


Министерство РФ по связи и информатизации

КОЛЛЕДЖ ТЕЛЕКОММУНИКАЦИЙ

им. Э.Т. Кренкеля

Санкт-Петербургского Государственного Университета телекоммуникаций

«__» ______ 2001 г.


     ЗАДАНИЕ
НА КУРСОВОЕ ПРОЕКТИРОВАНИЕ

по предмету ______Вычислительная ___техника____________________________________

студенту ____ ____Захаренкову АА _________________________________ _____ _

___II____ курса __024-РС_____ группы

Тема задания и исходные данные: _ Разработка цифрового умножителя_______________

Вариант 8____________________________________________________________________

Система счисления чисел: А - шестнадцатеричная, В – двоичная______________________

Способ ввода чисел: А – с клавиатуры, В – последовательным кодом из линии__________

Способ вывода произведения: параллельным кодом в память_________________________

Тип логики ИМС: TTЛШ _______________________________________________________

Проверяемые числа: А=13, B=5 __________________________________________________


При выполнении курсового проекта на указанную тему должны быть представлены:

  1. ПОЯСНИТЕЛЬНАЯ ЗАПИСКА

1. Обоснование структурной схемы умножителя______________________________________

2. Синтез цифровых блоков умножителя и выбор ИМС_________________________________

3. Описание работы умножителя по принципиальной схеме _____________________________



2. ГРАФИЧЕСКАЯ ЧАСТЬ ПРОЕКТА

Лист 1: Принципиальная схема цифрового умножителя _____________________________

________________________________________________________________________________

Лист 2: ______________________________________________________________________ ________________________________________________________________________________

Дата выдачи: «__» _______ 2001 г.

Срок окончания: «__» _______ 2001 г.

Преподаватель - руководитель курсового проектирования __________ _____ .


Содержание:



Введение 3

1. Обоснование структурной схемы умножителя 4

2. Выбор ИМС отдельных блоков умножителя 7

2.1. Выбор ИМС шифратора 7

2.2. Клавишное устройство 9

2.3. Выбор ИМС входных регистров 11

2.4. Синтез умножителей частичных произведений 12

2.5. Синтез сумматора 13

2.6. Выбор ИМС выходных регистров 14

Перечень элементов 16

3. Описание работы умножителя по принципиальной схеме 17

Заключение 18

Список литературы 19

ВВЕДЕНИЕ

  1. Какие устройства называются цифровыми?

Цифровые устройства – это устройства осуществляющие генерирование, формирование, преобразование импульсных сигналов. Цифровые устройства выполняют функции хранения и обработки цифровой информации

  1. Какие достоинства имеют цифровые способы обработки информации?

  • высокое быстродействие.

  • точность.

  • помехозащищенность

  • малые габариты, вес приборов.



  1. Какие применения имеют цифровые устройства в системах связи?

Цифровые устройства имеют широкое применение в цифровых системах передачи и распределения информации, в телевизионной, радиовещательной, радиоприемной и другой аппаратуре связи.







1. ОБОСНОВАНИЕ СТРУКТУРНОЙ СХЕМЫ УМНОЖИТЕЛЯ



Спроектировать Цифровой Умножитель двух положительных чисел, к котором операция умножения заменяется сложением частичных произведений.



Согласно заданию: A = 1310 = 11012

B = 510 = 1012

P = A * B

P = 1310 * 510 = 6510

P = 11012 * 1012 = 10000012


A3 A2 A1 Ao

1 1 0 1

X 1 0 1

B2 B1 Bo

_______________________

A3Bo A2Bo A1Bo AoBo

+ 1 1 0 1

0 0 0 0

A3B1 A2B1 A1B1 AoB1

______________________

S3 S2 S1 S0

+ 0 0 1 1 0

1 1 0 1

A3B2 A2B2 A1B2 A0B2

__________________________

1 0 0 0 0

____________________________________

1 0 0 0 0 0 1



Из примера видно, что необходимо 3 умножителя частичных произведений, т.к. необходимо перемножать 4 разряда числа А, на каждый разряд трехразрядного числа В. Операция сложения носит последовательный характер, сначала складывается 1-е и 2-е частичное произведение, а затем к полученной сумме прибавляется 3-е частичное произведение, поэтому необходимо использовать 2 сумматора.

Способ ввода чисел: А - шестнадцатеричным кодом с клавиатуры.

В - последовательным двоичным кодом из линии связи.

Способ вывода произведения: параллельным кодом в память.

Рис. 1. Структурная схема цифрового умножителя



Шифраторы широко используются в разнообразных устройствах для ввода информации. Такие устройства могут снабжаться клавиатурой, каждая клавиша которой связана с определенным входом шифратора. При нажатии выбранной клавиши подается активный сигнал на определенный вход шифратора, и на его выходе возникает двоичное число соответствующее нажатой клавише.

Далее информация о нажатой клавише поступает в регистр, откуда зашифрованное число может быть считано умножителями частичных произведений. Число В из линии связи поступает в регистр, откуда оно также может быть считано умножителем частичных произведений.

Умножители частичных произведений умножают каждый разряд числа А, на каждый разряд трехразрядного числа В.

Сумматор 1 складывает 1-е и 2-е частичные произведения, эта сумма складывается в Сумматоре 2 с 3-им частичным произведением.

Выходной регистр выводит полученное произведение параллельным кодом в память.



Согласно заданию: Тип логики: ТТЛШ.

С данным типом логики выпускаются следующие серии ИМС: 531, 555, 1531, 1555. Для выполнения задания выберем серию К555, т.к. в этой серии есть все логические элементы необходимые для выполнения задания (шифратор, регистр, сумматор, логические элементы: И, И-НЕ)



Таблица 1


Параметры серии ИМС

Величина параметров

1. Напряжение источника питания Uип, В

2. Уровень логической единицы U0вых, В

3. Уровень логического нуля U1вых, В

5

0,5

2,7



2. ВЫБОР ИМС ОТДЕЛЬНЫХ БЛОКОВ УМНОЖИТЕЛЯ



2.1. Выбор ИМС шифратора



П
оскольку клавиатура шестнадцатеричная, то у шифратора должно быть 16 входов. Число выходов определяется по формуле n 2m , где n – число входов, m – число выходов. Из формулы получаем, что у шифратора должно быть 4 выхода. Поскольку в серии К555 нет ИМС удовлетворяющей данным условиям (16 входов, 4 выхода), то возьмем 2 ИМС К555 ИВ1 и соединим их так, как, показано на Рис. 3.



Рис. 2. УГО ИМС К555 ИВ1

Таблица 2


Выводы ИМС

Назначение

I0 - I7

EI

A0 - A2

E0

GS

Информационные входы

Разрешающий вход

Информационный выход (двоичный код)

Разрешение по выходу

Выход группового сигнала







Рис. 3. Схема шифратора на двух ИМС



При подаче активного сигнала (низкий уровень) на один из информационных входов I0-I7 первого шифратора, на его информационных выходах A0-A2, появляется двоичная комбинация, соответствующая номеру входа, на который подан активный сигнал; на информационных выходах A0-A2 второго шифратора будут все пассивные сигналы (высокий уровень), и вся схема при этом ведет себя как обычный восьмиразрядный шифратор с прямыми выходами.

При подаче активного сигнала на один из информационных входов I0-I7 второго шифратора, через выход разрешения по выходу EO подается пассивный сигнал (логическая 1) на выход схемы. На информационных выходах A0-A2 первого шифратора появляются все пассивные сигналы. На информационных выходах A0-A2 CD1 при этом появляется двоичная комбинация, соответствующая номеру информационного входа, на который подан активный сигнал. Схема при этом ведет себя как шестнадцатиразрядный шифратор с 4 выходами с прямыми выходами.







2.2. Клавишное устройство

Согласно заданию: Клавиатура – шестнадцатеричная (SB0-SBF)

Поскольку выбранный шифратор (К555 ИВ1) имеет инверсные входы, то при нажатии клавиши, на его вход должен поступать активный сигнал, равный логическому нулю. При этом следует учитывать, что уровни логического нуля и логической единицы отличаются от напряжения источника питания, для этого поставим делитель напряжений. Одно плечо делителя представлено резисторов R1, а второе – R2. С этого делителя снимается напряжение U1вых. При разомкнутых клавишах SB0-SBF на входы шифратора подается логическая единица. При замыкании определенной клавиши, на соответствующий вход шифратора подается логический ноль. Для выполнения этого условия необходимо правильно рассчитать сопротивления резисторов:

R1, R2

R3=R5=R7=…=R33

R4=R6=R8=...=R34

Рассчитаем сопротивления R2 и R4. Для этого возьмем R1=1 кОм, R3=10 кОм. Формулы для расчета взяты с учетов законов электротехники.

, откуда выражаем R2

Выберем стандартный резистор R2 с номиналом 1,2 кОм –

МЛТ-0,25-(1,25%) кОм.

, откуда выражаем R4

Выберем стандартный резистор R4 с номиналом 2,2 кОм –

МЛТ-0,25-(2,25%) кОм.



Рис. 4. Клавишное устройство





2.3. Выбор ИМС входных регистров.



Согласно заданию: Число А – шестнадцатеричное, записываемое четырьмя двоичными разрядами, вводится с клавиатуры (параллельный код). Число В – трехразрядное двоичное, вводится последовательным кодом из линии связи. Выберем 2 универсальных реверсивных регистра К555 ИР11






Рис. 5. УГО ИМС К555 ИР11



Таблица 3


Выводы ИМС

Назначение

С

S0, S1









DR

D0-D3

DL

R

Синхронизация

Входы выбора режима работы

S0=S1=1 – параллельная запись

S0=1 S1=0 – последовательная запись со сдвигом вправо

S0=0 S1=1 – последовательная запись со сдвигом влево

S0=S1=0 – режим хранения

Последовательный информационный вход при сдвиге вправо

Информационные входы для параллельной записи

Последовательный информационный входы при сдвиге влево

Вход сброса



Таблица 4


Режим

работы

Вход

Выход

C

S0

S1

DR

D0

D1

D2

D3

DL

R

Q0

Q1

Q2

Q3

Запись параллельным кодом числа

А = 1310 = 11012

1

1

0

1

0

1

1

0

1

1

0

1

1

Запись последовательным кодом со сдвигом вправо числа

В = 510 = 1012

1

1

1

1

0

0

0

0

0

1

0

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

1

1

1

0

1

0

1

0

0

1

0

0

0

0

1

0

0

0

0





2.4. Синтез умножителей частичных произведений

Для построения умножителя частичных произведений надо использовать 4 логических элемента И, т.к. необходимо каждый разряд числа А умножать на каждый разряд числа В. Для этой цели выберем ИМС К555 ЛИ1



Рис. 6. УГО ИМС К555 ЛИ1


Рис. 7. Схема умножителя частичного произведения








2.5. Синтез сумматора



Необходимо два четырехразрядных сумматора для сложения частичных произведений. Выберем две ИМС К555 ИМ7.






Рис. 8. УГО ИМС К555 ИМ7

Таблица 5


Выводы ИМС

Назначение

A0-A3

В0-В3

Свх

S0-S3

Свых

Вход ввода разрядов первого слагаемого

Вход ввода разрядов второго слагаемого

Перенос разрядов по входу

Выходы разрядов суммы

Перенос разрядов по выходу





Рис. 9. Схема сумматора на двух ИМС





2.6. Выбор ИМС выходных регистров



Согласно заданию: произведение выводится параллельным кодом в память. Произведение состоит из 7 разрядов (11012 * 1012 = 10000012) Выберем универсальный реверсивный регистр K555 ИР11.




Рис. 10. УГО ИМС К555 ИР11



Поскольку у данной ИМС 4 входа, а записываемое число состоит из 7 разрядов, то возьмем 2 ИМС данного типа. На 4 входа первого регистра будем подавать первые 4 разряда, записываемого числа, а на 3 входа второго регистра остальные разряды, этого числа, четвертый вход 2-го регистра необходимо соединить с корпусом.

Таблица 6


Выводы ИМС

Назначение

С

S0, S1









DR

D0-D3

DL

R

Синхронизация

Входы выбора режима работы

S0=S1=1 – параллельная запись

S0=1 S1=0 – последовательная запись со сдвигом вправо

S0=0 S1=1 – последовательная запись со сдвигом влево

S0=S1=0 – режим хранения

Последовательный информационный вход при сдвиге вправо

Информационные входы для параллельной записи

Последовательный информационный входы при сдвиге влево

Вход сброса

Таблица 7


Режим

работы

Вход

Выход

C

S0

S1

DR

D0

D1

D2

D3

DL

R

Q0

Q1

Q2

Q3

Запись параллельным кодом

4-х первых разрядов произведения в первый выходной регистр (1000)

1

1

0

1

0

0

0

0

1

1

0

0

0

Запись параллельным кодом

3-х последних разрядов произведения в второй выходной регистр (001)

1

1

0

0

0

1

0

0

1

0

0

1

0







3. ОПИСАНИЕ РАБОТЫ УМНОЖИТЕЛЯ ПО ПРИНЦИПИАЛЬНОЙ СХЕМЕ



Число А=13 вводится в умножитель с клавиатуры при нажатии клавиши SB D, при этом активный сигнал (логический ноль) поступает на вход шифратора выполненного на ИМС DD1, DD2, DD3, с выхода информация о нажатой клавише поступает во входной регистр для числа А, выполненного на ИМС DD4. Число В=5, подается на последовательный вход регистра DD5, на выходе которого появляется двоичная комбинация соответствующая числу В=1012.

В первый умножитель частичного произведения, выполненный на ИМС DD6 подаются сигналы с всех выходов регистра DD4 и с первого выхода регистра DD5. В второй умножитель частичного произведения, выполненный на ИМС DD7 подаются сигналы с всех выходов регистра DD4 и с второго выхода регистра DD5. В третий умножитель частичного произведения, выполненный на ИМС DD8 подаются сигналы с всех выходов регистра DD4 и с третьего выхода регистра DD5.

Сигнал с первого выхода первого умножителя DD6 поступает на параллельный информационный вход выходного регистра, выполненного на ИМС DD11. Сигналы с остальных выходов умножителя DD6 и сигналы с выхода второго умножителя DD7 поступаю на входы первого сумматора, выполненного на ИМС DD9, DD10, не задействованный вход сумматора DD9 соединяется с корпусом.

Сигнал с первого выхода сумматора DD9 поступает в выходной регистр DD11. Остальные сигналы с выхода первого сумматора DD9 поступают на входы второго сумматора, также на входы второго сумматора подаются сигналы с выхода третьего умножителя DD8.

Сигналы с выхода второго сумматора DD10 подаются на входы выходных регистров DD11, DD12. Сигналы с выхода выходных регистров DD11, DD12, несущие информацию о полученном произведении выводятся параллельным кодом в память. При этом на выходе выходных регистров DD1, DD12 появляется двоичная комбинация P=10000012



ЗАКЛЮЧЕНИЕ



A=1310=11012

B=510=1012

P=6510=10000012

Проектирование цифрового умножителя произведено правильно, произведение чисел, подаваемых на вход схемы, равно числу появляющемуся на выходе схемы.











СПИСОК ЛИТЕРАТУРЫ



  • ГОСТ 2.743-82. Единая система конструкторской документации. М., Госстандарт, 1983.

  • Интегральные микросхемы. Справочник под редакцией Тарабрина Б.В. М., Радио и связь, 1984

  • Калабеков В.А., Мамзелев И.А., Цифровые устройства и микропроцессорные системы. М., Радио и саязь, 1987

  • Шило В.Л. Популярные цифровые микросхемы. М, Металлургия, 1988

Ċ
alex zaharenkov,
24 окт. 2008 г., 10:43
Ċ
alex zaharenkov,
24 окт. 2008 г., 10:44
ą
alex zaharenkov,
26 сент. 2008 г., 10:31
Comments